- 1. <span class="highlight">جمع</span> <span class="highlight">کننده</span> ی 8 <span class="highlight">بیتی</span> و <span class="highlight">مالتی</span> <span class="highlight">پلکسر</span>
- (VHDL)
- تمرین اول :یک برنامه برای جمع کننده ی 8 بیتی طراحی کنید. برای خروجی و ورودی از std_logic_vector نوع استفاده نمایید. و برای بیت کری از std_logic استفاده کنید. حل: در برنامه زیر یک جمع کننده به روش ساختاری ...
- ایجاد در 16 آذر 1391